基本时序逻辑电路

1.结构

2.分类

时序逻辑电路按触发方式，可以分为同步时序电路和异步时序电路两类。

时序电路中的触发器一般选用边沿触发方式。

同步时序电路中所有触发器的CP脉冲连在一起，因此所有触发器在同一时钟边沿下工作。

异步时序电路中，触发器的工作有先有后，肯定会产生过渡状态（毛刺），但异步时序电路的设计简单、灵活。

3.分析方法

同步时序电路

① 写出各触发器的驱动方程和电路的输出方程；

② 列出完整的状态真值表；

在列真值表时，可以先写出JK触发器JK的值，再根据JK触发器的状态转换图确定次态；也可以直接根据触发方程确定次态，推荐后者

真值表要包含所有状态

③ 状态真值表转换成状态转换图；

状态转换图要包含所有状态

④ 根据状态转换图总结出电路的逻辑功能。

分析逻辑功能答题时：要写出几进制（模）、编码类型（BCD码、余3码）、能否自启动

异步时序电路

异步时序逻辑电路中各触发器的CP脉冲不是同一个触发脉冲，为此各触发器不是同一时刻触发，因

此分析异步时序电路时要特别注意有无时钟脉冲。

① 写出驱动方程、时钟方程和电路的输出方程；

② 列出完整的状态真值表；

③ 状态真值表转换成状态转换图；

④ 总结出电路的逻辑功能。

4.设计方法

根据真值表求JK的驱动方程，也有两种方法。

①根据JK的状态转换图，写出JK每一个状态的值，对JK分别画卡诺图化简。此方法过程计算复杂，但不会出错

②根据次态\(Q^{n+1}\)在各状态的值，列出\(Q^{n+1}\)的卡诺图，再根据\(Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n\)，确定JK。此方法虽然计算简单，但是实际在卡诺图化简时要留意不能消去\(Q^n\)，所以包围圈不一定要最大，容易出错。

5.计数器

同步二进制加法计数器

n位二进制计数器需要n个触发器，模\(N＝2^n\)​ ，最大分频系数为N。

同步二进制减法计数器

异步二进制计数器

异步计数器的CP脉冲不连在一起，说明各触发器的触发时间不同，翻转也不同时发生。通常将触发器连接成T' 触发器，且将低位触发器的输出作为高位触发器的CP脉冲。

规律

6.寄存器

数码寄存器

移位寄存器

保存二进制信息，实现数据的串行或并行传递。

对存入的信息在时钟脉冲的作用下进行移位操作。

实现数据的串行-并行或并行-串行之间的转换 。

7.移位寄存器计数器

环形计数器

低位接到高位，为循环右移；高位接到低位，为循环左移

扭环形计数器