基本组合逻辑电路

1.组合逻辑电路的一般分析方法

（1）对于给定的逻辑电路，逐级写出逻辑函数表达式，求出最后输出的逻辑函数表达式。

（2）对逻辑函数进行化简。

（3）通过列真值表等方法，总结归纳出电路的逻辑功能。

2.组合逻辑电路的一般设计方法

（1）分析给定逻辑功能要求，确定输入、输出变量。

（2）根据设计要求列出真值表，或画出卡诺图。

（3）求出输出的逻辑函数表达式（通常应是最简）。

（4）按指定的逻辑门电路画出相应的逻辑电路图。

3.编码器

编码器是将一个特定对象变换成一组数码输出的组合逻辑电路，输入端个数大于输出端个数。

4线-2线二进制编码器

8421BCD码优先编码器

4.译码器

译码是编码的反过程。即：将二进制代码所代表的特定对象还原出来。根据还原对象的不同，分为二进制译码器（基本译码器）和二-十进制译码器（码制变换译码器、显示译码器）。译码器的输入端个数小于输出端个数。

2线-4线二进制译码器

输出端为反码，反码为0时表示有效

二-十进制译码器

将输入BCD码翻译成十进制数码的组合逻辑电路，所以，又称显示译码器（译码后的结果能用显示器显示出来）、码制变换译码器多种。

显示器分为点阵式和分段式两种（也可按器件分为半导体和液晶两类）。

分段式显示器又称为数码管，目前较常用。分为七段式（不含小数点）和八段式（含小数点）两种。一段就是一只发光二极管。

分段式数码管中，通常所有二极管的其中一端连在一起作为公共端，因此有共阳极和共阴极之分。

5.数据选择器

数据选择器是实现从多路输入数据中，在选择地址的控制下，选择一路送到输出端的组合逻辑电路。它的功能类似于物理机械开关。

例：四选1数据选择器

6.数据分配器

数据分配器是将一路串行输入数据，在\(n\)位地址的控制下，依次分配到\(2^n\)个通道上去。

例：1/4数据分配器

数据分配器实际上是一个译码器，\(A_1A_0\)当作译码器的代码输入，\(D_i\)作译码器的使能控制。因此，一个具有使能控制端的译码器可以用作数据分配器。

7.加法器

半加器

仅由两个数字相加。半加器电路的输入是两个输入\(A_i\)、\(B_i\)，输出结果为半加和\(S_i\) 、向高位的进位信号\(C_i\)。

全加器

全加器是实现被加数、加数、以及来自相邻低位的进位一起相加的加法运算电路。因此，输入是被加数\(A_i\)、加数\(B_i\)、以及低位的进位\(C_{i-1}\)，输出结果为和\(S_i\) 、向高位的进位信号\(C_i\)。

多位二进制加法器

串行进位，并行加法

8.数据比较器

比较两个二进制数值的大小、是否相等，可以用数值比较器来完成。它经常用在逻辑判断，判断结果决定程序运行的跳转路经或下一步要执行的某种操作。

按照数值比较原理，多位数值比较通常利用“高位优先”的比较原则，如两个4位的数值比较器A和B，\(A=A_3A_2A_1A_0、B=B_3B_2B_1B_0\)，若\(A_3>B_3\)，则\(A>B\)；若\(A_3<B_3\)，则\(A<B\)；若高位相等\(A_3 ＝B_3\)，按同样的原则比较次高位，如此进行，直到最低位比较完毕。

若4位数值全相等（\(A_3A_2A_1A_0 =B_3B_2B_1B_0\)），则要比较低一级输入，这样还可以进行级联来扩展。不需要级联时，只需将\(l_{a=b}=1\)。

9.奇偶校验器

功能：用来校验某一组传输的数据是否有错误。

方法：在被传输的数据后面加一位奇偶校验位，使这一组数据中含1的个数成为奇数(或者偶数)，再在接收端检测含1的个数是奇数还是偶数，可以判断数据传输是否有误。

奇校验：加了校验位后使之1的个数成为奇数；

偶校验：加了校验位后使之1的个数成为偶数。

10.组合逻辑电路中的竞争与冒险

组合逻辑电路在实际应用时，由于电路中存在传输延迟时间，有时会使逻辑电路产生误动作（不必要的尖峰脉冲），称为竞争-冒险现象。

竞争-冒险的判别方法

检查输出函数是否在一定条件下被简化成：

\(A\cdot \overline{A}\)或\(A+\overline{A}\)