集成门电路
1.基本概念
电平规范
TTL
典型值:低电平为0.3V ,高电平为3.6V。
输出低电平为 0~0.4 V,高电平为 2.4~5 V;
输入低电平为 0~0.8 V,高电平为 2.0~5 V 。
CMOS
典型值:低电平为0V ,高电平为\(V_{DD}\)。
噪声容限
扇出系数
一个门电路的输出可以连多个门电路的输入。允许连接的负载门个数称为一个门的扇出系数,它是衡量门电路带负载能力的一个重要指标。
门电路相连时,不仅要考虑电压需符合电平规范,还需要考虑负载电流的影响,即输出端负载特性。
TTL低电平输出:灌电流
当驱动门输出低电平时,电流是是从负载门流向驱动门(灌入),这种负载性质称为灌电流负载。
当负载门个数增加时,负载电流\(I_{OL}\)增加,驱动门的输出电平将增大。
TTL高电平输出:拉电流
当驱动门输出高电平时,电流是从驱动门流出,并注入到负载门的输入端, 为拉电流负载。
当负载门个数增加时,负载电流\(I_{OH}\)增加,驱动门的输出电平将减小。
TTL门电路的低电平灌电流远大于高电平拉电流,即:\(I_{OL}>>I_{OH}\)。
2.TTL
输入端特性
TTL电路输入端悬空相当于接“高电平”。
TTL门输入端接小阻值电阻相当于接“低电平”。
TTL门输入端接大阻值电阻相当于接“高电平”。
TTL集成门电路的输出结构
推拉式结构
典型的与非门。注意输出端不能并联
OC门
OC门能实现线与功能
三态门
是高电平使能还是低电平使能看符号。
使能端有效时,门电路正常工作;使能端无效时,门电路输出高阻态,即悬空。
3.CMOS
噪声容限高,抗干扰能力强。
由于MOS管的输入电流≈0,所以CMOS门电路的扇出系数极大(>4000)。
输入端特性
输入端不能悬空。
输入端接电阻相当于接“低电平”。
CMOS集成门电路输出结构
推拉式结构
普通输出
OD门
相当于TTL的OC门
传输门(TG门)
使能端无效,输出高阻态(悬空);使能端有效,输出\(v_O=v_I\),相当于传递了一个模拟信号